v0.0.1-alpha

v0.0.1-alpha

About

• 第一个release
• 仍存在一点点访存bug，需通过重构修复

TODO

• 转为tilelink总线
• 实现乱序访存
• 实现转发
• 优化分支预测
• 寄存器堆优化（分BANK）
• CDB总线优化（可冲突设计）
• 参数化设计
• 新的代码规范
• 转向SpinalHDL
• ...